feat: 更新附录文档及对应交互组件

docs/zh-cn/appendix/1-computer-fundamentals/transistor-to-cpu.md

@@ -128,9 +128,13 @@
 
 <HalfAdderDemo />
 
-再进一步：我们可以把多个半加器和全加器级联组合起来，完成多个位数的加法：
+但半加器有个致命缺陷：它无法处理来自低位的进位。在多位加法中，中间的每一位不仅要加 A 和 B，还要加上低位传来的进位。这就需要**全加器（Full Adder）**：
 
-<AdderDemo />
+<FullAdderDemo />
+
+把多个全加器级联起来，就能完成多位数的加法：
+
+<AdderChainDemo />
 
 ::: tip 核心解析：分解加法器
 为了处理真实世界中更复杂的数字，加法器需要像搭积木一样拼装：
@@ -140,6 +144,10 @@
 3. **行波进位加法器（Ripple Carry Adder）**：要想处理 32 位或 64 位的数字，只需要把几十个全加器串联起来。进位信号便像波浪一样从低位一层层涌向高位，从而完成任意大小的加法。
 :::
 
+想要一次性看懂从逻辑门到多位加法的完整过程？试试这个综合演示：
+
+<CompleteAdderDemo />
+
 ---
 
 ## 3. 功能单元：逻辑门的组合