CPU
控制单元 CU
PC
{{ fmt(regs.PC) }}
程序计数器
IR
{{ regs.IR || '—' }}
指令寄存器
MAR
{{ fmt(regs.MAR) }}
内存地址寄存器
MDR
{{ regs.MDR !== null ? regs.MDR : '—' }}
内存数据寄存器
算术逻辑单元 ALU
ACC
{{ fmt(regs.ACC) }}
累加器
{{ aluOp }}
通用寄存器组
{{ r }}
{{ fmt(regs[r]) }}
地址总线
{{ fmt(regs.MAR) }}
数据总线
{{ regs.MDR !== null ? regs.MDR : '' }}
控制总线
{{ ctrlSignal }}
→
↔
→
主存 Memory
{{ regs.PC === BASE_ADDR + i ? '▶' : '\u00a0' }}
{{ hex(BASE_ADDR + i) }}
{{ inst.asm }}
数据区
{{ hex(addr) }}
{{ val }}